Xilinx SDAccel開(kāi)發(fā)環(huán)境通過(guò)Khronos OpenCL標(biāo)準(zhǔn)測(cè)試
導(dǎo)語(yǔ):SDAccel開(kāi)發(fā)環(huán)境結(jié)合了業(yè)界首款支持OpenCL、C和C++的架構(gòu)最優(yōu)化編譯器與多種庫(kù)、開(kāi)發(fā)板,更為FPGA帶來(lái)完全類似CPU/GPU的開(kāi)發(fā)和運(yùn)行時(shí)間體驗(yàn)。
AllProgrammable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ:XLNX)今日宣布,其面向OpenCL™、C和C++的SDAccel™開(kāi)發(fā)環(huán)境現(xiàn)已順利通過(guò)KhronosOpenCL1.0標(biāo)準(zhǔn)一致性測(cè)試。OpenCL標(biāo)準(zhǔn)為軟件開(kāi)發(fā)人員提供了一個(gè)統(tǒng)一的編程環(huán)境,使其能夠編寫(xiě)高效且可移植的代碼,從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx™系列的最新成員,SDAccel包含一個(gè)面向OpenCL、C和C++語(yǔ)言的架構(gòu)最優(yōu)化編譯器,且實(shí)踐證明SDAccel相對(duì)于CPU或GPU將單位功耗性能提高達(dá)25倍,且性能和資源利用率更是其他FPGA解決方案的3倍。
SDAccel開(kāi)發(fā)環(huán)境結(jié)合了業(yè)界首款支持OpenCL、C和C++的架構(gòu)最優(yōu)化編譯器與多種庫(kù)、開(kāi)發(fā)板,更為FPGA帶來(lái)完全類似CPU/GPU的開(kāi)發(fā)和運(yùn)行時(shí)間體驗(yàn)。
Khronos組織總裁兼OpenCL工作組主席NeilTrevett表示:“看到賽靈思對(duì)于異構(gòu)系統(tǒng)并行編程O(píng)penCL標(biāo)準(zhǔn)的支持,我們非常興奮。FPGA天然適用于計(jì)算密集型算法,在這類算法中,高吞吐量、低時(shí)延和低功耗是滿足系統(tǒng)要求的關(guān)鍵?,F(xiàn)在整個(gè)OpenCL設(shè)計(jì)群體都能夠毫無(wú)障礙地獲益于賽靈思FPGA所帶來(lái)的優(yōu)勢(shì)。”
更多資訊請(qǐng)關(guān)注電力電子頻道
中傳動(dòng)網(wǎng)版權(quán)與免責(zé)聲明:
凡本網(wǎng)注明[來(lái)源:中國(guó)傳動(dòng)網(wǎng)]的所有文字、圖片、音視和視頻文件,版權(quán)均為中國(guó)傳動(dòng)網(wǎng)(www.connectcrack.com)獨(dú)家所有。如需轉(zhuǎn)載請(qǐng)與0755-82949061聯(lián)系。任何媒體、網(wǎng)站或個(gè)人轉(zhuǎn)載使用時(shí)須注明來(lái)源“中國(guó)傳動(dòng)網(wǎng)”,違反者本網(wǎng)將追究其法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明其他來(lái)源的稿件,均來(lái)自互聯(lián)網(wǎng)或業(yè)內(nèi)投稿人士,版權(quán)屬于原版權(quán)人。轉(zhuǎn)載請(qǐng)保留稿件來(lái)源及作者,禁止擅自篡改,違者自負(fù)版權(quán)法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
下一篇:
諾貝麗斯中國(guó)喜獲一汽-大眾“2014年度優(yōu)秀供應(yīng)商獎(jiǎng)”
“一汽-大眾是我們?cè)谥袊?guó)最大的鋁車(chē)身材料用戶。無(wú)論對(duì)諾貝麗斯中國(guó)還是諾貝麗斯全球的汽車(chē)事業(yè)部的團(tuán)隊(duì)來(lái)說(shuō),能獲得這個(gè)獎(jiǎng)項(xiàng)、深受客戶認(rèn)可是我們的榮幸。