6月5日消息，美國(guó)突然掐斷了國(guó)產(chǎn)芯片的EDA供應(yīng)，Cadence、Synopsys、西門(mén)子三大廠全部被迫停止供應(yīng)，不過(guò)這也是美國(guó)再次“助攻”國(guó)產(chǎn)科技行業(yè)，國(guó)產(chǎn)EDA廠商迎來(lái)了新機(jī)遇。

　　面向國(guó)家在集成電路EDA領(lǐng)域的重大需求，芯華章攜手全國(guó)首家集成電路設(shè)計(jì)領(lǐng)域國(guó)家級(jí)創(chuàng)新中心——EDA國(guó)創(chuàng)中心，共同推出具有完全自主IP知識(shí)產(chǎn)權(quán)的、基于LLM(大語(yǔ)言模型)的數(shù)字芯片驗(yàn)證大模型ChatDV。

　　目前，ChatDV已經(jīng)開(kāi)放免費(fèi)試用。

　　芯華章已經(jīng)在系統(tǒng)級(jí)驗(yàn)證領(lǐng)域建立起完整的數(shù)字驗(yàn)證全流程工具鏈，擁有超200件專利申請(qǐng)，服務(wù)包括芯擎科技、黑芝麻、燧原科技、飛騰、中科院軟件所、天數(shù)智芯、芯來(lái)科技、加特蘭微電子、鯤云科技、曦智科技等數(shù)十家業(yè)內(nèi)知名企業(yè)。

　　EDA國(guó)創(chuàng)中心審慎評(píng)估后，選用芯華章GalaxSim高性能邏輯仿真工具，用于大模型生成代碼的仿真驗(yàn)證，選用GalaxFV形式化驗(yàn)證工具，用于針對(duì)故障代碼的反例數(shù)據(jù)收集，通過(guò)深度融合AI技術(shù)與設(shè)計(jì)驗(yàn)證，革新了傳統(tǒng)芯片驗(yàn)證各個(gè)環(huán)節(jié)的工作模式。

　　據(jù)悉，芯華章GalaxSim在性能上已經(jīng)和國(guó)際主流仿真器相當(dāng)，并原生支持鯤鵬、飛騰等國(guó)產(chǎn)服務(wù)器，且已在多個(gè)基于ARM平臺(tái)的國(guó)產(chǎn)構(gòu)架上測(cè)試通過(guò)。

　　在深度融合項(xiàng)目實(shí)踐中，芯華章與中興微電子、EDA國(guó)創(chuàng)中心合作發(fā)布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》，并成功入選2025 DVCon China論文。

　　這些研究成果錨定AI驅(qū)動(dòng)驗(yàn)證技術(shù)前沿，既深入解析復(fù)雜斷言生成系統(tǒng)如何借助LLM實(shí)現(xiàn)效率突破的技術(shù)細(xì)節(jié)，也全面探討國(guó)產(chǎn)大模型在EDA領(lǐng)域規(guī)模化應(yīng)用的方法論，為行業(yè)貢獻(xiàn)了可復(fù)用的技術(shù)路徑與實(shí)踐參考。

　　基于芯華章驗(yàn)證技術(shù)，ChatDV能夠自動(dòng)完成斷言SVA、測(cè)試向量TB、參照模型Reference Model的生成，以及RTL代碼錯(cuò)誤自動(dòng)調(diào)試，使芯片開(kāi)發(fā)效率提升超過(guò)10倍，驗(yàn)證成本降低10倍。

　　在NVIDIA等學(xué)術(shù)與工業(yè)級(jí)測(cè)試中，ChatDV表現(xiàn)卓越，在300多個(gè)基準(zhǔn)上實(shí)現(xiàn)語(yǔ)法糾錯(cuò)率100%，功能糾錯(cuò)率83%。

　　另外，芯華章與中興微電子聯(lián)合研發(fā)基于LLM的SVA生成，打造出具有差異化優(yōu)勢(shì)產(chǎn)品GalaxFV，解決在高性能處理器芯片設(shè)計(jì)中，復(fù)雜時(shí)序邏輯的手工編寫(xiě)耗時(shí)耗力、容易因邊界條件遺漏導(dǎo)致驗(yàn)證漏洞的問(wèn)題。

　　在中興微的項(xiàng)目實(shí)測(cè)中，GlaxyFV展現(xiàn)出了強(qiáng)大的場(chǎng)景適配能力，而且復(fù)雜斷言開(kāi)發(fā)效率提升40%以上，原本需要3天的調(diào)試周期縮短至數(shù)小時(shí)。

　　EDA國(guó)創(chuàng)中心，即國(guó)家集成電路設(shè)計(jì)自動(dòng)化技術(shù)創(chuàng)新中心，是國(guó)家科技部2022年12月批準(zhǔn)成立的我國(guó)集成電路設(shè)計(jì)領(lǐng)域首個(gè)國(guó)家級(jí)技術(shù)創(chuàng)新中心，聚焦下一代EDA技術(shù)突破，以“智能EDA——計(jì)算一切電路”為理念，合成海量集成電路設(shè)計(jì)數(shù)據(jù)，研制電路生成專用工具，創(chuàng)新基于AI大模型的集成電路設(shè)計(jì)新范式。

　　另外，EDA/IP龍頭企業(yè)上海合見(jiàn)工業(yè)軟件也免費(fèi)開(kāi)放了關(guān)鍵產(chǎn)品試用與評(píng)估服務(wù)。

　　首期可免費(fèi)申請(qǐng)?jiān)囉玫能浖ǎ?/p>

　　數(shù)字驗(yàn)證EDA：

　　國(guó)產(chǎn)首款高性能數(shù)字驗(yàn)證仿真器UniVista Simulator(簡(jiǎn)稱UVS)

　　國(guó)產(chǎn)自主一站式開(kāi)放調(diào)試平臺(tái)UniVista Debugger(簡(jiǎn)稱“UVD”)

　　虛擬原型設(shè)計(jì)與仿真工具套件UniVista V-Builder/vSpace

　　DFT全流程：

　　國(guó)產(chǎn)可測(cè)性設(shè)計(jì)(DFT)全流程平臺(tái)UniVista Tespert(BSCAN、MBIST、ATPG、DIAG、YIELD)

　　系統(tǒng)級(jí)設(shè)計(jì)軟件：

　　國(guó)產(chǎn)首款高端大規(guī)模PCB設(shè)計(jì)平臺(tái)UniVista Archer(包含一體化PCB設(shè)計(jì)環(huán)境UniVista Archer PCB和板級(jí)系統(tǒng)電路原理設(shè)計(jì)輸入環(huán)境UniVistaArcher Schematic)

　　合見(jiàn)工軟現(xiàn)有產(chǎn)品已覆蓋數(shù)字芯片EDA工具、系統(tǒng)級(jí)工具及高端IP，是國(guó)內(nèi)唯一一家可以完整覆蓋數(shù)字芯片驗(yàn)證全流程，同時(shí)提供先進(jìn)工藝高速互聯(lián)IP的國(guó)產(chǎn)EDA公司。

　　同時(shí)，合見(jiàn)工軟的客戶數(shù)量已超過(guò)200家，服務(wù)國(guó)內(nèi)絕大多數(shù)高端芯片設(shè)計(jì)企業(yè)，對(duì)數(shù)字大芯片公司關(guān)鍵項(xiàng)目的支持經(jīng)驗(yàn)豐富，EDA軟件經(jīng)過(guò)了諸多實(shí)際項(xiàng)目的打磨迭代，技術(shù)支持服務(wù)團(tuán)隊(duì)水平過(guò)硬，快速支撐國(guó)產(chǎn)高端芯片設(shè)計(jì)需求，目標(biāo)全面解決核心卡脖子問(wèn)題。