全球IC設(shè)計與10年之前有很大差別，那時EVE公司剛開始設(shè)計它的第一個產(chǎn)品。在2000年時半導(dǎo)體業(yè)正狂熱的進入一個新時代。
      回看那時，工藝技術(shù)是180納米及設(shè)計晶體管的平均數(shù)在2000萬個。一個ASIC平均100萬門，而大的設(shè)計到1000萬門及最大的設(shè)計在1億個門。僅只有很少部分設(shè)計從功能上采用嵌入式軟件。
      驗證占整個設(shè)計周期的70％時間及僅只有在大的CPU或圖像芯片設(shè)計中才采用仿真emulation。在2000年EVE的仿真系統(tǒng)能夠進行60萬門的ASIC，幾乎己到極限。
      到2010年經(jīng)濟己逐漸復(fù)蘇，半導(dǎo)體技術(shù)己進入32納米。晶體管的平均數(shù)達到2億個。設(shè)計產(chǎn)品的平均規(guī)模，一般的是1000萬門，大一點是1億門，最大的ASIC已超過10億個門。
      軟件工作量占芯片設(shè)計的2/3，及驗證仍占整個周期的70%以上。目前仿真器的容量每年翻倍，而不是每18個月或者兩年。一個仿真器能夠進行10億個門的ASIC設(shè)計，完全能滿足摩爾定律的需要，所以仿真技術(shù)被廣泛用在CPU，圖像，無線，數(shù)字電視，機頂盒，數(shù)字選擇通話，攝像機，多功能打印機等設(shè)計中。
      縱觀未來10年，隨著SoC產(chǎn)品的盛行，會被廣泛的用在圖像，視頻到處理器，網(wǎng)絡(luò)和無線中。在可預(yù)期的未來驗證仍占整個設(shè)計周期的70％。
      今天的芯片設(shè)計環(huán)境，仿真必須用在各種不同應(yīng)用中，如視頻處理，它必須能處理每秒1-15個高清晰圖象的幀及數(shù)字圖象穩(wěn)定性。嵌入式CPU設(shè)計需求有能力立即導(dǎo)入Linux和進行pre-silicon的驗證。
     無線與手機應(yīng)用有它自已的要求。仿真能夠使設(shè)計小組在早期的軟件發(fā)展中創(chuàng)建一個虛擬的樣品環(huán)境，及外圍/存儲應(yīng)用要求有能力進行每英寸1200點的圖象與采用pseudo-randomtests能快速進行IP單元的驗證。
      非常清楚隨著設(shè)計規(guī)模的迅速增長,推動需要很長周期的時序驗證來挖出隱藏很深的程序錯誤(bugs)。附加的軟件內(nèi)容使得硬件/軟件共同驗證成為驗證過程中的關(guān)鍵。仿真必須要跟蹤軟件錯誤的原因，及在硬件中顯現(xiàn)出來，硬件的錯誤在嵌入式軟件中可以表現(xiàn)為明顯的影響。所以軟件的驗證必須在磁帶產(chǎn)出之前完成。
      這樣的趨勢將繼推動快速的仿真需求市場，它能進行10億次驗證周期和邦助在下一個10年中的芯片設(shè)計。