4月22日，臺積電一條龍布局再突破，完成全球首顆3DIC封裝技術(shù)，預計2021年量產(chǎn)。業(yè)界認為，臺積電3DIC封裝技術(shù)主要為未來蘋果新世代處理器導入5納米以下先進制程，整合人工智能（AI）與新型存儲器的異質(zhì)芯片預作準備，有望持續(xù)獨攬?zhí)O果大單。

臺積電近幾年推出的CoWoS架構(gòu)及整合扇出型封狀等原本就是為了通過芯片堆疊摸索后摩爾定律時代的路線，而真正的3D封裝技術(shù)的出現(xiàn)，更加強化了臺積電垂直整合服務(wù)的競爭力。尤其未來異質(zhì)芯片整合將會是趨勢，將處理器、數(shù)據(jù)芯片、高頻存儲器、CMOS圖像傳感器與微機電系統(tǒng)等整合在一起。

臺積電向來不評論接單與客戶狀況。業(yè)界認為，臺積電正式揭露3DIC封裝邁入量產(chǎn)時程，意味全球芯片后段封裝進入真正的3D新紀元，臺積電掌握先進制程優(yōu)勢后，結(jié)合先進后段封裝技術(shù)，對未來接單更具優(yōu)勢，將持續(xù)維持業(yè)界領(lǐng)先地位。

先進封裝近來被視為延伸摩爾定律的利器，透過芯片堆疊，大幅提升芯片功能。臺積電這幾年推出的CoWoS及整合扇出型封裝（InFO），就是因應(yīng)客戶希望一次到位，提供從芯片制造到后段封裝的整合服務(wù)。

臺積電積極投入后端的半導體封裝技術(shù)，預計日月光、矽品等封測大廠也會加速布建3DIC封裝的技術(shù)和產(chǎn)能。不過這并不容易，需要搭配難度更高的工藝，如硅鉆孔技術(shù)、晶圓薄化、導電材質(zhì)填孔、晶圓連接及散熱支持等，預計各大廠也將進入新的技術(shù)資本競賽。

臺積電總裁魏哲家表示，盡管半導體處于淡季，但看好高性能運算領(lǐng)域的強勁需求，且臺積電客戶組合將趨向多元化。不過目前臺積電的主要動能仍來自于7nm制程，3D封裝等先進技術(shù)屆時應(yīng)該還只有少數(shù)客戶會采用，業(yè)界猜測蘋果手機處理器應(yīng)該仍是首先引進最新制程的訂單。更進一步的消息，要等到5月份才會公布。

臺積電強調(diào)，CoWoS及整合扇出型封裝（InFO）仍是2.5DIC封裝，為了讓芯片效能更強，芯片業(yè)花了相當?shù)臅r間，開發(fā)體積小、功能更復雜的3DIC，這項技術(shù)需搭配難度更高的矽鉆孔（TSV）技術(shù)，以及晶圓薄化、導電材質(zhì)填孔、晶圓連接及散熱支持。

盡管臺積電未透露合作開發(fā)對象，業(yè)界認為，3DIC封裝技術(shù)層次非常高，主要用來整合最先進的處理器、數(shù)據(jù)芯片、高頻存儲器、CMOS影像感應(yīng)器與微機電系統(tǒng)（MEMS），一般需要這種技術(shù)的公司，多是國際知名系統(tǒng)廠。以臺積電技術(shù)開發(fā)藍圖研判，蘋果應(yīng)該是首家導入3DIC封裝技術(shù)的客戶。

臺積電5nm制程已于本月初順利進入試產(chǎn)階段，魏哲家表示，預計5nm制程一開始起步將會比7nm慢一些，但由于極紫外光(EUV)技術(shù)成熟度會加快，讓很多芯片能更有效率，因此看好5nm整體放量速度將會比7nm要快，并成為臺積電下一波成長主力。